由组合逻辑电路的功能特点可知，任意时刻电路的输出(    )。

下列消除竞争冒险的方法中，(    )是错的。

普通二进制编码器的输入变量中，任何时刻(    )。

三位同学按“少数服从多数”原则设计表决器逻辑电路，下列电路中（    ）

下列三个逻辑电路框图中，（    ）是译码器。

16选1数据选择器应该有(    )个数据输入端。

由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态(    )。

主从触发器在每个CP脉冲周期，(    )。

由RS触发器的真值表可知，它的状态方程和约束条件是（    ）。

为了把串行输入的数据转换成并行输出的数据，可以使用(    )。

与同步时序电路相比，异步时序电路的主要缺点是(    )。

N个触发器可以构成最大计数长度为(    )的计数器。

组合逻辑电路符合逻辑关系的最简电路形式不会发生竞争冒险现象。()

多位数值比较器在比较两个多位数的大小时，遵循先低位比较后高位的比较原则，只有在低位相等时，才需要比较高位。

CMOS结构的组合逻辑越来越多被采用，是因为CMOS电路耗电量低。（）

若系统中既有数字电路也有模拟电路，印刷电路板应分别设置接地线再合并接地。（）

触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。()

将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（）

当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（）

由M进制集成计数器构成N进制计数器，当M＜N时一般采用清零法或置位法，当M＞N时则适合采用级联法。（）

已知图2-3所示组合逻辑电路的输入信号ABCD为1位十进制8421BCD码，分析电路并在下列选项中选择正确答案填入空内。 （1）该电路最简与或形式的逻辑表达式是（    ）。

（2）经分析，该电路具有（    ）功能。

分析图2-4所示电路的逻辑功能。在下列选项中选择正确答案填入空内。 （1）该电路使用的触发器是（    ）。

（2）分析可知，该电路为（    ）。

（3）在CP脉冲的作用下，该电路时序图为（    ）。